aallon 发表于 2015-7-24 14:44:26

关于DDR3的等长设置问题

本帖最后由 aallon 于 2015-7-24 14:47 编辑

看了网上的关于DDR3等长设置的讲解，网上说数据线以及数据选通等线一起组成4个组，data0-7,dqm,dqs,dqs/等11根线为一个组，要求这个组内等长，而且同层，这里有几个问题想请教下
：1，这个组内等长的误差，有的说的是5mil，有的说的10mil，也有说20mil的，这个是根据什么来设定的呢？ 2、这四组线只要组内等长就够了吗，不需要组与组之间等长吗？我的理解是应该组与组之间也需要等长，但是我看到有个别人的PCB只做了组内等长，也不算组内等长，组内误差达到180mil左右，组与组之间长度相差很大长度相差一倍以上了。这种在实际中能行通吗？
3、这四组线需要走在同层吗？
4、地址线以及时钟线的走线长度根据什么来控制呢，一般控制多少呢，另外附图，我看到的我所需要的资料，别人给出的相关设计。还请大神们解释下，这么大的误差能行不，有什么影响呢

aallon 发表于 2015-7-24 14:48:47

自己先顶上，其实这个论坛很不错，坛主很好的帮大家解决了问题，大家一定要支持哈:lol

龙凤呈祥 发表于 2015-7-24 15:06:14

aallon 发表于 2015-7-24 14:48
自己先顶上，其实这个论坛很不错，坛主很好的帮大家解决了问题，大家一定要支持哈

欢迎常来，共同交流哦:handshake:lol，

小哥 发表于 2015-7-24 18:06:15

关于数据线：
常规情况下，建议11根线同组同层；组间不需要设置做等长控制，除非CPU指明有这方面的要求；组与组之间不需要走同一层；
另外，误差值，11根数据线组内做50mil误差即可；

关于地址线：
个人习惯误差设置为100mil；不同的CPU的差值可能会不一样，但是100mil基本都是满足的；

lbmone 发表于 2015-7-24 18:21:19

我来向大师学习经验，感谢你们分享

f晨星 发表于 2015-7-25 12:46:29

太深奥了:loveliness:

aallon 发表于 2015-7-27 08:54:19

多谢小哥，帮忙，明白了，多谢

laowu1680 发表于 2016-5-2 00:20:11

感谢你们分享

Auxy 发表于 2016-8-8 09:48:04

受教,小哥我的书上面时候到:lol

songhexin8 发表于 2016-9-11 13:11:41

支持小哥，
页: [1]
查看完整版本: 关于DDR3的等长设置问题