aallon 发表于 2015-7-27 10:26:41

关于差分信号的设置问题

本帖最后由 aallon 于 2015-7-27 10:26 编辑

如图，设置差分规则后，布线和扇出时出现的DRC错误，请问我是哪里设置的不对吗？这些设置我都是根据SI9000的参数计算后，填进去的。
另外，开始有些规则没有设置的时候，走数据线时，线宽会自动根据阻抗做变化，但是现在走线的时候线宽不会自动变化。是不是因为最小线宽设置大了的原因呢
我用SI9000计算的阻抗参数，设计进cadence的约束条件后，走线出来，线宽会变化，而且很多时候要显示DRC错误，请问这种情况该怎么设置呢，还是按照怎样来做呢。如果根据板厂给的的参数设置和设计的话，也会报DRC错误，还发现SI9000和cadence自带的阻抗计算，两者在差分线上相差很大，而在单端50欧的阻抗走线上，线宽差别不大。

小哥 发表于 2015-7-28 15:53:08

这里提示的是阻抗相关的错误类型；一般建议用SI9000去计算，稍稍会去用Allegro自带的工具计算的；你将allegro中对应的impedance的设置删除，应该就可以解决问题；

aallon 发表于 2015-7-31 17:24:15

多谢小哥帮忙，我们会一如既往的支持你，谢谢

UCHAR 发表于 2017-12-28 09:48:04

不错不错！

sp7801567 发表于 2017-12-28 11:46:24

学习学习，谢谢！

reniczrzz 发表于 2017-12-28 14:05:19

不错不错！

龍鳳呈祥 发表于 2017-12-28 14:06:11

不错不错！

sp7801567 发表于 2017-12-28 14:16:11

看看，谢谢楼主！

eager 发表于 2017-12-28 14:16:11

这论坛不错，资料好！

lbeny 发表于 2017-12-28 14:16:12

看看，谢谢楼主！
页: [1]
查看完整版本: 关于差分信号的设置问题