求解ALLEGRO16.6做等长出现下面的问题怎么解决
QQ截图20160107223329.png



上一篇:史上最全的运放典型应用电路及分析
下一篇:HDI(1+4+1)是什么意思
回复

使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    47

    主题

    1049

    帖子

    8117

    积分

    版主

    Rank: 7Rank: 7Rank: 7

    积分
    8117
    QQ
    发表于 2016-1-12 14:36:10 | 显示全部楼层
    板凳
    可能是这2个网络被应用到了多个matchgroup的规则中导致的;
    www.pcb3.com【专注Allegro平台设计】
    著作书籍:《Cadence Allegro 16.6实战必备教程》《一起来学Cadence Allegro高速PCB设计》
    视频教程:《小哥Cadence Allegro132讲字幕版视频教程》等多套视频
    回复 支持 反对

    使用道具 举报

    6

    主题

    195

    帖子

    6761

    积分

    总版主

    Rank: 10Rank: 10Rank: 10

    积分
    6761
    发表于 2016-1-9 10:35:04 | 显示全部楼层
    沙发
    查看下约束管理器该网络的等长情况,可能是差分线之间的误差大于等长误差造成的
    回复 支持 反对

    使用道具 举报

    • 微信公众号
    • 社区新手
    • 商务合作
    关闭

    站长推荐上一条 /2 下一条

    Powered by Discuz! X3.4  © 2001-2013 Comsenz Inc.