版主,请教一下Cadence中4片DDR2的地址线走两级T型结构,在SigXplorer中拓扑结构是什么样的?能否截个图片说明一下,谢谢各位版主!



上一篇:PADS转Allegro图解
下一篇:封装制作工具,支持多种软件
回复

使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    2

    主题

    25

    帖子

    195

    积分

    初学乍练

    Rank: 1

    积分
    195
     楼主| 发表于 2015-5-20 12:55:44 | 显示全部楼层
    板凳
    小哥版主,能说具体点吗?我还是不太明白你说的意思,怎么用pin pair方式来进行设置?谢谢您!
    回复 支持 反对

    使用道具 举报

    47

    主题

    1049

    帖子

    8117

    积分

    版主

    Rank: 7Rank: 7Rank: 7

    积分
    8117
    QQ
    发表于 2015-5-20 11:21:58 | 显示全部楼层
    沙发
    如果你是用于PCB规则设置的话,个人习惯用pin pair方式来进行设置,同样能方便解决两级T点规则设置问题,而不会到SigXplorer里。
    www.pcb3.com【专注Allegro平台设计】
    著作书籍:《Cadence Allegro 16.6实战必备教程》《一起来学Cadence Allegro高速PCB设计》
    视频教程:《小哥Cadence Allegro132讲字幕版视频教程》等多套视频
    回复 支持 反对

    使用道具 举报

    • 微信公众号
    • 社区新手
    • 商务合作
    关闭

    站长推荐上一条 /2 下一条

    Powered by Discuz! X3.4  © 2001-2013 Comsenz Inc.