上一篇：CM里面设置了maxium_neck_length，为啥还要显示DRC错误 下一篇：致还在沉睡的大学生：你不失业，天理难容！ | |
cadence capture cis 原理图 复制 原理图时报错误 解决办法
从有一个原理图中复制到另外一个prj里面时弹出错误，大概意思是 这个库文件里面的元 ...
求助：allegro如何自动调整元件位号到元件中心？
allegro如何自动调整元件位号到元件中心，在画完pcb后位号图调整都是一个比较费时的， ...
allegro 有几种绕线方法？有没有像pads那种蛇形绕线呢？
allegro 有几种绕线方法？有没有像pads那种蛇形绕线呢？ 在设计DDR时需要绕很多线 ...
allegro中排阻如何设置Xnet
allegro中排阻如何设置Xnet ？在设计一些高密度板的时候我们都会选择一些比较紧凑而小 ...
求助 求助 DDR等长绕线问题。
先上图 两层板单个DDR3 这里出现了两个等长条 一个是对内等长 一个是对外的等 ...
allegro每次打开都提示WARNING(SPMHDB-212)
各位大佬，有遇到过下面的情况吗？每次打开pcb都提示这个，怎么解决[/backcolor] All
在allegro中不显示填充铜皮的方法--只会显
在allegro中不显示填充铜皮的方法--只会显示铜皮边框-----这个和不显示铜皮是有区别的
【视频下载】Cadence SPB 17.2 视频教程
Cadence SPB 17.2 视频教程 下载（共26个视频文件） 链接: http://pan.baidu.com/s/
小弟我用Allegro17.2开槽，太难了
我用，Add->line，选择Outline 或者 Cutout层或者Design_outline后（有线宽），绘制一
Cadence Allegro 16.6最新补丁 第66号补丁
Cadence Allegro 16.6最新补丁 第66号补丁 百度网盘下载 网盘下载链接-----回复可见
小哥Allegro
/2 
Powered by Discuz! X3.4 © 2001-2013 Comsenz Inc.
楼主
发表于 2015-6-10 17:36:27
