orcad导出网表的问题-Cadence Allegro视频学习|电路知识笔记

完整的原理图还没设计好，想先把ddr部分导入到PCB中，先开始布线，不知道怎么操作；知道allegro可以按页面布局，但是也得先通过orcad导出网表，因为不是完整的原理图，所以导出网表时报错，所以不知道怎么办了。。。请论坛里的大神们多指教，先谢谢了。。。

a954953217 · 发表于 2016-4-20 21:55:19

:):)

小哥 · 发表于 2016-4-21 18:47:17

导出网络表时，报错后，错误信息回在session log窗口提示，根据提示去修改，直到可以正常生成网络表。

milk · 发表于 2016-9-27 14:53:42

wen2009021321 · 发表于 2017-12-27 16:48:16

看看！

李双 · 发表于 2017-12-27 17:26:55

不错不错！

在孤单中坚强 · 发表于 2017-12-27 18:30:30

支持！

会飞的熊猫侠 · 发表于 2017-12-27 19:34:21

支持！

六月 · 发表于 2017-12-27 20:04:44

学习学习，谢谢！

idfulin · 发表于 2017-12-27 20:07:44

学习学习，谢谢！

站长推荐 /2