本帖最后由 小哥 于 2015-4-25 20:39 编辑

此系列文章以联发科MTK主控为例,谈谈平板电脑类产品PCB设计的流程及Layout设计注意事项;希望对刚接触Layout设计的朋友起到小小的辅助作用,以及和同行相互交流、相互提高的目的。
基本要素说明:
CPU Pitch:0.4mm;
设计平台:Cadence Allegro16.6
产品案例:平板电脑类产品
谈谈MTK平板PCB设计【盲埋孔板】之
Camera模块设计
1、常见原理如下:
图片1.png
在一些项目,网络命名会有区别,如下图:
图片2.png
需要注意的是,类似MIPI_RDP2/MIPI_RDN2网络,在此不需要以差分对形式布线,全部以单根形式布线即可;
2、布局要点:
   1.摄像头座子严格按照结构文件要求摆放并固定(fix);
   2.所有电源网络的滤波电源要就近摆放,如下图高亮的器件:
图片3.png
   3.测试点如上图,在Bottom面,整齐放置好;
   4.若板中有EMI滤波器等filter器件,需要靠近摄像头座子一方摆放;
3、布线要点:
   1.此模块的数据线之间一般可不用做等长;
   2.原理图中的SENSOR_MCLK、CMD_PCLK(一些项目为CMMCLK、CMPCLK)要求做到上下左右立体包地;若由于空间,不满足上下包地,应至少满足左右包地,且走线的相邻层面尽量不要有其它电源线、干扰线穿过,如下图红色高亮线:
图片4.png
   3.电源线:
     VCAMA_PMU:走线宽度建议为15mil以上,此电源并包地,可减少camera在预览时产生的电源噪声;
     VCAMD_PMU:走线宽度建议为15mil以上;
     VCAMD_IO_PMU:走线宽度建议为10mil以上;
   4.走线尽量少换层,打过孔;
   5.下图中大焊盘,强烈建议十字花连接,否则容易造成座子焊接不良;
图片5.png
【PCB3.COM原创】谈谈MTK平板PCB设计【盲埋孔板】之Camera模块设计.pdf (408.01 KB, 下载次数: 54)



上一篇:Cadence Allegro怎样显示/关闭网络名
下一篇:Allegro网格(栅格)铜皮的实现方法
www.pcb3.com【专注Allegro平台设计】
著作书籍:《Cadence Allegro 16.6实战必备教程》《一起来学Cadence Allegro高速PCB设计》
视频教程:《小哥Cadence Allegro132讲字幕版视频教程》等多套视频
回复

使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    0

    主题

    3

    帖子

    8

    积分

    初学乍练

    Rank: 1

    积分
    8
    发表于 2015-5-26 23:08:48 | 显示全部楼层
    推荐
    超赞,非常棒!
    回复 支持 1 反对 0

    使用道具 举报

    0

    主题

    12

    帖子

    65

    积分

    初学乍练

    Rank: 1

    积分
    65
    发表于 2015-4-16 17:52:51 | 显示全部楼层
    沙发

    回帖奖励 +10 金钱

    小哥多发些这样的帖子,喜欢
    回复 支持 反对

    使用道具 举报

    47

    主题

    1049

    帖子

    8117

    积分

    版主

    Rank: 7Rank: 7Rank: 7

    积分
    8117
    QQ
     楼主| 发表于 2015-4-16 19:03:08 | 显示全部楼层
    板凳
    crazywang 发表于 2015-4-16 17:52
    小哥多发些这样的帖子,喜欢

    喜欢这样的风格就好。
    www.pcb3.com【专注Allegro平台设计】
    著作书籍:《Cadence Allegro 16.6实战必备教程》《一起来学Cadence Allegro高速PCB设计》
    视频教程:《小哥Cadence Allegro132讲字幕版视频教程》等多套视频
    回复 支持 反对

    使用道具 举报

    1

    主题

    53

    帖子

    4158

    积分

    自成一派

    Rank: 6Rank: 6

    积分
    4158
    发表于 2015-5-26 12:38:11 | 显示全部楼层
    地板
    超赞,非常棒!
    回复 支持 反对

    使用道具 举报

    47

    主题

    1049

    帖子

    8117

    积分

    版主

    Rank: 7Rank: 7Rank: 7

    积分
    8117
    QQ
     楼主| 发表于 2015-5-27 09:16:40 | 显示全部楼层
    6#
    www.pcb3.com【专注Allegro平台设计】
    著作书籍:《Cadence Allegro 16.6实战必备教程》《一起来学Cadence Allegro高速PCB设计》
    视频教程:《小哥Cadence Allegro132讲字幕版视频教程》等多套视频
    回复

    使用道具 举报

    56

    主题

    337

    帖子

    2968

    积分

    炉火纯青

    Rank: 4

    积分
    2968
    发表于 2015-7-20 19:40:58 | 显示全部楼层
    7#
    小哥多写点实用的帖子
    回复 支持 反对

    使用道具 举报

    2

    主题

    23

    帖子

    67

    积分

    初学乍练

    Rank: 1

    积分
    67
    发表于 2015-7-29 09:57:08 | 显示全部楼层
    8#
    楼主,很给力,支持!!!!!!!!!!!!!!!!!!
    回复 支持 反对

    使用道具 举报

    28

    主题

    188

    帖子

    1564

    积分

    渐入佳境

    Rank: 3Rank: 3

    积分
    1564
    发表于 2015-7-31 16:01:36 | 显示全部楼层
    9#
    1.若保证焊接优良稳定。大焊盘我用全连接的方式如何?
    2.SENSOR_MCLK、CMD_PCLK 时钟信号常见的布板要求哈,应该适用于很多类似的场合吧,目前接触基本是低频的电路,不过还想以高频的要求去排布练习。
    3.“此模块的数据线之间一般可不用做等长;”是否可以理解这个地方的信号线应该不是差分信号,还想知道什么时候这里的数据线的频率多大?为什么不用等长?如何理解!谢谢。
    回复 支持 反对

    使用道具 举报

    47

    主题

    1049

    帖子

    8117

    积分

    版主

    Rank: 7Rank: 7Rank: 7

    积分
    8117
    QQ
     楼主| 发表于 2015-8-1 11:44:04 | 显示全部楼层
    10#
    allthetime 发表于 2015-7-31 16:01
    1.若保证焊接优良稳定。大焊盘我用全连接的方式如何?
    2.SENSOR_MCLK、CMD_PCLK 时钟信号常见的布板要求哈 ...

    1、你能保证良好焊接的话,那你可以用全连接;
    2、这些信号线速率不是很高,可以不用做等长;另外,MIPI_RDP2/MIPI_RDN2等信号,在这里并不是差分,只是硬件工程师没有更改;
    3、具体频率可以咨询软件程序内部设置;
    www.pcb3.com【专注Allegro平台设计】
    著作书籍:《Cadence Allegro 16.6实战必备教程》《一起来学Cadence Allegro高速PCB设计》
    视频教程:《小哥Cadence Allegro132讲字幕版视频教程》等多套视频
    回复 支持 反对

    使用道具 举报

    • 微信公众号
    • 社区新手
    • 商务合作
    关闭

    站长推荐上一条 /2 下一条

    Powered by Discuz! X3.4  © 2001-2013 Comsenz Inc.