上一篇：问下封装的两个问题，如图焊盘尺寸(0.5mm)一般比实际尺寸(0.6mm)要小一点吗，封装.... 下一篇：高速电路设计中的信号完整性和电源完整性分析 | |
请教下怎么导入DXF的？我导入进去有几个图形
请教下怎么导入DXF的？我导入进去有几个图形,前面两个是我导入的步凑,导入进去有几个 ...
HDI(1+4+1)是什么意思
HDI(1+4+1)后面的1+4+1是什么意思？
VIA中间的trace可以居中嘛 ，我记得allegro有个功能可以，忘记了
VIA中间的trace可以居中嘛 ，我记得allegro有个功能可以，忘记了
orcad元件place 不了no connnet怎么回事？重新编辑了还是一样
orcad元件place 不了no connnet怎么回事？重新编辑了还是一样.没有方框放置不了
symbol millror放置到bottom层后，丝印还在top层，怎么弄到bottom层？
symbol放置到bottom层后，丝印还在top层，怎么弄到bottom层中，如图中额C1 symbol
allegro每次打开都提示WARNING(SPMHDB-212)
各位大佬，有遇到过下面的情况吗？每次打开pcb都提示这个，怎么解决[/backcolor] All
在allegro中不显示填充铜皮的方法--只会显
在allegro中不显示填充铜皮的方法--只会显示铜皮边框-----这个和不显示铜皮是有区别的
【视频下载】Cadence SPB 17.2 视频教程
Cadence SPB 17.2 视频教程 下载（共26个视频文件） 链接: http://pan.baidu.com/s/
小弟我用Allegro17.2开槽，太难了
我用，Add->line，选择Outline 或者 Cutout层或者Design_outline后（有线宽），绘制一
Cadence Allegro 16.6最新补丁 第66号补丁
Cadence Allegro 16.6最新补丁 第66号补丁 百度网盘下载 网盘下载链接-----回复可见
小哥Allegro
/2 
Powered by Discuz! X3.4 © 2001-2013 Comsenz Inc.
发表于 2015-6-24 08:45:41
发表于 2016-8-24 16:39:40
