- 网友问答记录贴【收藏，见到就贴上来】 (63篇回复)
- cadence 官方DDR800和DDR3设计介绍 (55篇回复)
- Cadence SPB 16.60--Hotfix044补丁网盘下载 (67篇回复)
- 【转】PCB布局知识 (80篇回复)
- Cadence Allegro怎样显示/关闭网络名 (68篇回复)
- allegro中网络不能显示网络名，焊盘可以是为什么 (74篇回复)
- 没事自己叠了一个六层板，大家也晒下自己的叠层呗 (74篇回复)
- 求知识 (54篇回复)
- allegro 软件中的设计文件.brd损坏了怎么办？，今天给大家分享一个修复的方法 (53篇回复)
- 问一下，叠层阻抗参考这种，一般制版厂会给吗？ (61篇回复)
- 射频与数模混合类高速PCB设计 (51篇回复)
- Altium.Designer.v6.9破解版 (50篇回复)
- bga扇出电源线也是细，怎样让扇出的电源线是粗的 (60篇回复)
- 联发科 MT6253PCB LAYOUT 技巧 (70篇回复)
- 关于原理图封装大批量修改的步骤，求共享 (56篇回复)
- 关于标准电阻和电容封装尺寸如何确定 (51篇回复)
- 为什么论坛和书里都没有关于CADENCE本地元件库的设置方法， (86篇回复)
- allgro16.5为什么在Constraints里面设定bus会自动生成boudle？ (63篇回复)
- allegro安装问题 (49篇回复)
- 这种事什么错误，找到VIA不知道什么错误？ (56篇回复)