- Cadence－PCB Layout图文教程(详细截图) (66篇回复)
- PCB Editor 如何撤销Merge shape 命令？ (57篇回复)
- Allegro导出和导入PRM即GERBER设置相关教程 (78篇回复)
- hotfix spb16.60.071补丁 (62篇回复)
- allegro 第71#补丁下载分享 (62篇回复)
- ALLEGRO做封装如何精确定位原点 (61篇回复)
- allegro快捷键 (69篇回复)
- 正负片概念 (77篇回复)
- PCB阻抗设置 (66篇回复)
- Pad designer (63篇回复)
- CADENCE高速电路板设计与仿真光盘资料 (73篇回复)
- 纯菜鸟关于封装制作的 (52篇回复)
- 求ALLegro17.0 (61篇回复)
- VCC3V3这个NET的fanout bvia提示Dangling vias，这个可以不管嘛？找打via找不到问.... (63篇回复)
- VIA在shape边上就避让了 在里面怎么不避让啊 同一个VIA，CM里面也设置了 (74篇回复)
- 快捷键用户变量不是优先级高于全局变量？ (63篇回复)
- AD高级规则设置 (57篇回复)
- 差分对过了电容或电阻怎么等长 (87篇回复)
- 制作原理图库复制为啥没有管脚编号怎么解决呢 (49篇回复)
- 个人手记20条，仅供参考。赋目录。 (76篇回复)