laladidi 发表于 2016-12-12 08:50:19

请求指导-需要co-lay而手动删除place bound的条件

请问各位前辈与老师们
小的有两个芯片要co-lay的需求，但是这样手动删除place bound的条件后，对后面的设计方面不知道会不会有影响??
不知道前辈或老师们是否有这样用过呢?
"图1"为元件导入后，两个芯片叠再一起，然后DRC报错

"图2"在元件制作时，想说为了要co-lay这个需求，而在元件制作时就先将place bound给删除(就是没有设定place bound的设定然后就储存)，导入"没有设定place bound"的元件，但发现导入时系统还是会将place bound的设定给自动加上

"图3"，於是利用手动删除的方式，将place bound 的区块给删掉

再麻烦前辈与老师们指导一下，这样会不会有问题?
感激!!谢谢!!


allthetime 发表于 2016-12-20 13:39:10

这个东西呢其实为三维限制高度用的比较多，么有这个也没事，只是你自己要注意放置的时候注意。一般你做封装的时候你不添加这个属性也没有关系，导入BRD后会默认有一个,只是有时候移动不规则的器件的中心会偏移，难受，所以最好自己添加一个和封装大小差不多大的bound，方便布局移动。后续不回影响你别的。

简夕 发表于 2016-12-20 15:46:26

我觉得这种问题自己注意就行了，没必要把板上所有DRC都消除

Limens 发表于 2017-12-27 18:02:37

支持！

guojian 发表于 2017-12-27 18:49:31

学习学习，谢谢！

zjs122237 发表于 2017-12-27 19:47:31

支持！

星心 发表于 2017-12-27 19:53:28

支持！

qqwwzzxx 发表于 2017-12-27 20:11:24

支持！

xyl1608 发表于 2017-12-27 20:21:21

支持！

TLZme 发表于 2017-12-27 20:21:47

不错不错！
页: [1]
查看完整版本: 请求指导-需要co-lay而手动删除place bound的条件