[PCB评审报告]Hi3516E-摄像枪模块-Cadence Allegro视频学习|电路知识笔记

小哥 · 发表于 2017-12-20 20:50:39

4、更改层叠的名称，比如GND02/ART03这样。

5、在CPU部分添加区域规则，设置铜皮到via的间距为3mil，过孔改为via14d8，就不会发生回流路径阻断导致太长的问题。

小哥 · 发表于 2017-12-20 20:46:17

3、器件没有完全放完，好像是一些mark点和固定孔。死铜也没有删除。

小哥 · 发表于 2017-12-20 20:02:06

2、建议全部勾选。万一更改了原理图，出现了其他的规则需要检查，我们也不会有问题。

站长推荐 /2