DDR3基础及设计中的SI和时序问题-Cadence Allegro视频学习|电路知识笔记

登录

本帖最后由龙凤呈祥于 2015-8-6 16:16 编辑

DDR3基础及设计中的SI和时序问题，详见附件压缩包里的文档，希望对大家的工作学习有一点参考价值。DOC格式上传不支持，已改用RAR压缩包上传。截图如下：详见附件。

hyxs714154 · 发表于 2015-8-6 00:01:11

不错的资料顶下

龙凤呈祥 · 发表于 2015-8-6 08:05:39

hyxs714154 发表于 2015-8-6 00:01
不错的资料顶下

常来论坛哦，资料以后会更丰富的。

小哥 · 发表于 2015-8-6 10:47:38

sky838512021 · 发表于 2015-8-6 15:39:44

扣钱太多，没法下载，真是可喜可贺

龙凤呈祥 · 发表于 2015-8-6 15:58:15

sky838512021 发表于 2015-8-6 15:39
扣钱太多，没法下载，真是可喜可贺

按照论坛管理员的那个积分规则，你只要以后坚持活跃在论坛，不愁没积分下载资料哦。

。为鼓励你常来，你可以QQ私聊我，我把这个资料传给你。哈哈

3v3__yiya · 发表于 2015-10-9 20:51:39

感谢哈哈哈

rostinc · 发表于 2015-10-9 21:37:14

先收下，有时间再看~~

gt901204 · 发表于 2015-10-10 15:19:24

先收下，有时间学习学习下

fly · 发表于 2015-10-20 16:54:00

不错的资料顶下

站长推荐 /2