上一篇：DDR3基础及设计中的SI和时序问题 下一篇：【转】ALLEGRO 约束规则设置步骤【以DDR 为例】 | |
DDR4高速PCB设计之：十大对策
DDR4高速PCB设计之：十大对策，具体见图片资料。
DDR3走线规则【32页】
DDR3走线规则【32页】.pdf，已上传附件，分享给大家。部分截图如图所示： ...
Cadence Allegro 16.6 第92#补丁下载
Cadence Allegro 16.6 第92#补丁下载 链接: http://pan.baidu.com/s/1jHO27o6 密码: ...
PCB设计的DFM检查项目【148个】
PCB设计的DFM检查项目【148个】一、资料输入阶段1.在流程上接收到的资料是否齐全（包 ...
PCB表面处理工艺基础知识
PCB表面处理工艺基础知识.pdf，分享给大家，一起来了解下。设计时注意下生产工艺、DFM ...
allegro每次打开都提示WARNING(SPMHDB-212)
各位大佬，有遇到过下面的情况吗？每次打开pcb都提示这个，怎么解决[/backcolor] All
在allegro中不显示填充铜皮的方法--只会显
在allegro中不显示填充铜皮的方法--只会显示铜皮边框-----这个和不显示铜皮是有区别的
【视频下载】Cadence SPB 17.2 视频教程
Cadence SPB 17.2 视频教程 下载（共26个视频文件） 链接: http://pan.baidu.com/s/
小弟我用Allegro17.2开槽，太难了
我用，Add->line，选择Outline 或者 Cutout层或者Design_outline后（有线宽），绘制一
Cadence Allegro 16.6最新补丁 第66号补丁
Cadence Allegro 16.6最新补丁 第66号补丁 百度网盘下载 网盘下载链接-----回复可见
小哥Allegro
/2 
Powered by Discuz! X3.4 © 2001-2013 Comsenz Inc.
。Protel原理图转Capture进行Pspice仿真【上海库源电气】，该资料分享给坛友们，仅供学习之用，见附件。
发表于 2017-12-27 20:07:55
