- 布线时出现的问题，求解 (24篇回复)
- cadence下多个工程导出BOM (25篇回复)
- 转版本后出现的问题 (22篇回复)
- 关于盲埋孔问题 (24篇回复)
- 看到厂家的布线指导，提出的疑问 (20篇回复)
- 关于DDR3的等长设置问题 (36篇回复)
- 关于公司的原理图库和封装库管理 (24篇回复)
- 关于飞线的显示问题 (15篇回复)
- 关于走线的疑问 (18篇回复)
- 关于差分信号的设置问题 (30篇回复)
- 对class SUBclass了解的不是很深入 (23篇回复)
- 求解封装的一些知识 (11篇回复)
- 《Cadence Allegro16.6实战必备教程》 (24篇回复)
- BGA fanout问题 (29篇回复)
- 小哥看你的书，创建shape焊盘后。怎么改不掉soldermask_top的width和height，只能.... (22篇回复)
- 关于书中DDR规则设置部分的疑问 (21篇回复)
- 今天用ALLEGRO画原理图，然后打开界面发现不对，这界面是什么情况 (23篇回复)
- 关于给板子添加连接覆铜的过孔 (24篇回复)
- 如何将线段变成板框 (30篇回复)
- 软件使用时遇到的问题 (22篇回复)